spécification
ASIC T5L0 | L'ASIC T5L0 est un ASIC monopuce double cœur à faible consommation d'énergie et économique, hautement intégré, conçu par DWIN Technology pour les écrans LCD de petite taille et produit en série en 2020. |
Couleur | 262K couleurs | ||
Type d'affichage à cristaux liquides | IPS, LCD TFT | ||
Angle de vue | Angle de vision large, valeur typique de 85°/85°/85°/85°(L/R/U/D) | ||
Zone d'affichage (AA) | 39,18 mm (L) × 94,03 mm (H) | ||
Résolution | 400*960 | ||
Rétroéclairage | DIRIGÉ | ||
Luminosité | DMG40960F040_01WTC:250nit DMG40960F040_01WTCZ01:250nit DMG40960F040_01WTR : 200 nits DMG40960F040_01WN : 300 nits |
Tension d'alimentation | 3.6~5.5V | ||
Courant de fonctionnement | 200mA VCC=5V, rétroéclairage max | ||
90mA VCC=5V, rétroéclairage éteint |
Température de fonctionnement | -10℃~60℃ | ||
Température de stockage | -20℃~70℃ | ||
Humidité de travail | 10 % ~ 90 % HR, valeur typique de 60 % HR |
Interface utilisateur | FPC 50 Pin_0,5 mm | ||
Débit en bauds | 3150~3225600bps | ||
Tension de sortie | Sortie 1;3.0~3.3V | ||
Sortie 0 ; 0 ~ 0,3 V | |||
Tension d'entrée (RXD) | Entrée 1;3.3V | ||
Entrée 0;0~0.5V | |||
Interface | UART2 : TTL ; UART4 : TTL (uniquement disponible après la configuration du système d'exploitation) UART5 : TTL (uniquement disponible après la configuration du système d'exploitation) | ||
Format de données | UART2 : N81 ; UART4 : N81/E81/O81/N82 ; 4 modes (configuration du système d'exploitation) UART5 : N81/E81/O81/N82 ; 4 modes (configuration du système d'exploitation) |
Broche | Définition | E/S | mode d'emploi |
1 | 5V | I | Alimentation, DC3.6-5.5V |
2 | 5V | I | |
3 | Terre | Terre | Terre |
4 | Terre | Terre | |
5 | Terre | Terre | |
6 | AD7 | I | 5 ADC d'entrée.Résolution 12 bits en cas d'alimentation 3,3 V.Tension d'entrée 0-3.3V.À l'exception de l'AD6, les données restantes sont envoyées au cœur du système d'exploitation via UART3 en temps réel avec un taux d'échantillonnage de 16 kHz.AD1 et AD5 peuvent être utilisés en parallèle, et AD3 et AD7 peuvent être utilisés en parallèle, ce qui équivaut à deux AD d'échantillonnage de 32 KHz.AD1, AD3, AD5, AD7 peuvent être utilisés en parallèle, ce qui équivaut à un AD d'échantillonnage de 64 KHz ;les données sont additionnées 1024 fois puis divisées par 64 pour obtenir une valeur AD 64Hz 16 bits par suréchantillonnage. |
7 | AD6 | I | |
8 | AD5 | I | |
9 | AD3 | I | |
10 | AD2 | I | |
11 | 3.3 | O | Sortie 3,3 V, charge maximale de 150 mA. |
12 | SPK | O | MOSFET externe pour piloter un buzzer ou un haut-parleur.La résistance externe de 10K doit être tirée vers le sol pour s'assurer que la mise sous tension est de niveau bas. |
13 | SD_CD | E/S | Interface SD/SDHC, le SD_CK connecte un condensateur 22pF à GND près de l'interface de la carte SD. |
14 | SD_CK | O | |
15 | SD_D3 | E/S | |
16 | SD_D2 | E/S | |
17 | SD_D1 | E/S | |
18 | SD_D0 | E/S | |
19 | PWM0 | O | 2 sorties PWM 16 bits.La résistance externe de 10K doit être tirée vers le sol pour s'assurer que la mise sous tension est de niveau bas. Le noyau du système d'exploitation peut être contrôlé en temps réel via UART3 |
20 | PWM1 | O | |
21 | P3.3 | E/S | Si vous utilisez RX8130 ou SD2058 I2C RTC pour vous connecter aux deux IO, SCL doit être connecté à P3.2 et SDA connecté à P3.3 en parallèle avec une résistance de 10K à 3,3V. |
22 | P3.2 | E/S | |
23 | P3.1/EX1 | E/S | Il peut être utilisé en tant qu'entrée d'interruption externe 1 en même temps et prend en charge les modes d'interruption de niveau basse tension ou de front descendant. |
24 | P3.0/EX0 | E/S | Il peut être utilisé en tant qu'entrée d'interruption externe 0 en même temps et prend en charge les modes d'interruption de niveau basse tension ou de front descendant |
25 | P2.7 | E/S | Interface E/S |
26 | P2.6 | E/S | Interface E/S |
27 | P2.5 | E/S | Interface E/S |
28 | P2.4 | E/S | Interface E/S |
29 | P2.3 | E/S | Interface E/S |
30 | P2.2 | E/S | Interface E/S |
31 | P2.1 | E/S | Interface E/S |
32 | P2.0 | E/S | Interface E/S |
33 | P1.7 | E/S | Interface E/S |
34 | P1.6 | E/S | Interface E/S |
35 | P1.5 | E/S | Interface E/S |
36 | P1.4 | E/S | Interface E/S |
37 | P1.3 | E/S | Interface E/S |
38 | P1.2 | E/S | Interface E/S |
39 | P1.1 | E/S | Interface E/S |
40 | P1.0 | E/S | Interface E/S |
41 | UART4_TXD | O | UART4 |
42 | UART4_RXD | I | |
43 | UART5_TXD | O | UART5 |
44 | UART5_RXD | I | |
45 | P0.0 | E/S | Interface E/S |
46 | P0.1 | E/S | Interface E/S |
47 | CAN_TX | O | Interface CAN |
48 | CAN_RX | I | |
49 | UART2_TXD | O | UART2 (port série UART0 du noyau du système d'exploitation) |
50 | UART2_RXD | I |